제덱서 HBM4 표준 대부분 확정
하이브리드 본딩 적용 방향성 달라질 듯

[데일리한국 김언한 기자] 국제반도체표준화기구(제덱)에서 고대역폭메모리(HBM)4 표준이 대부분 정해졌다. D램 적층 단수는 16단까지, 패키징 높이는 775마이크로미터다.

13일 업계에 따르면 제덱에서 HBM4 적층 단수 등과 같은 표준이 모두 결정된 가운데 16단 제품부터 하이브리드 본딩 적용 여부는 업체들의 선택에 따라 달라진다.

하이브리드 본딩은 칩과 기판의 연결 통로인 범프(가교)를 없애고 구리로 직접 연결하는 차세대 본딩(접합) 기술이다. 기존 방식 대비 입·출력(I·O) 수를 크게 늘려 데이터 처리 속도를 높일 수 있다.

SK하이닉스의 경우 현재 매스리플로우-몰디드언더필(MR-MUF)이라는 본딩 방식을 사용한다. 칩 사이 공간에 특수한 물질을 채워 붙이는 본딩 기술이다.

SK하이닉스는 16단 HBM4부터 기존 방식을 유지할지 하이브리드 본딩을 적용할지에 대해 분명한 로드맵을 공개하지 않고 있다. 우선 MR-MUF를 사용할 계획이지만 하이브리드 본딩을 도입할 가능성도 열어놨다.

일각에선 삼성전자가 하이브리드 본딩을 좀 더 적극적으로 밀어붙일 가능성이 높다고 보고 있다. 삼성전자는 SK하이닉스와 다른 접합 기술을 사용하고 있는데 이 분야에서 경쟁력이 다소 떨어진다는 이유에서다. 기존 열압착-비전도성접착필름(TC-NCF) 방식을 하이브리드 본딩으로 바꿀 경우 전력소모, 방열 등 여러 측면에서 강점을 확보할 수 있다.

SK하이닉스는 HBM4 12단 제품의 경우 내년, 16단 제품은 2026년에 양산할 계획이다. 삼성전자와 마이크론도 두 제품을 출시하는 데 비슷한 시간이 필요할 것으로 예상된다.

D램 칩을 20단 이상으로 쌓는 것은 HBM4E나 HBM5부터 가능해질 전망이다. 이 경우 삼성전자와 SK하이닉스, 마이크론 모두 하이브리드 본딩을 사용하는 것이 불가피하다. 제한된 패키지 두께 안에서 적층 수를 늘리려면 기존 방식으로는 불가능하기 때문이다.

업계에선 삼성전자와 SK하이닉스, 마이크론이 차세대 제품 개발을 서두르고 있는 만큼 제품 개발 주기가 이전보다 짧아질 것이란 관측이 나온다. 이에 맞춰 현재는 HBM5 표준에 대한 논의도 진행 중인 것으로 알려졌다. HBM5는 빠르면 2028년에 출시될 전망이다.

업계 관계자는 "20단 적층은 HBM4E보다는 HBM5부터 적용될 가능성이 더 높다고 판단하고 있다"고 말했다.

HBM5에서 중요한 점은 대역폭을 어떤 방식으로 늘리느냐가 될 전망이다. HBM5에서 데이터 입출력 통로인 I·O 숫자는 HBM4와 같은 2048개가 될 가능성이 존재한다.

이보다 I·O 숫자를 더 늘리게 되면 HBM 제조사와 이를 도입하는 기업의 비용 부담이 지나치게 커질 것이란 분석이다. 만약 대역폭을 높이기 위해 데이터 입출력 핀 1개당 속도를 높일 경우 이에 비례해 전력 소모 문제가 부상하게 된다.

업계 관계자는 "HBM5에서의 관건은 대역폭을 어떤 방식으로 확대하느냐가 될 것"이라며 "하지만 현재까지는 이를 위해 '어떻게 하겠다'는 뚜렷한 아이디어가 없는 상황"이라고 말했다.